ADL芯片大比拼2

chinapluss Post at 2006/3/13 12:10:00

4.4 SHDSL双送模式

 

4.4 SHDSL Dual Bearer Mode

  同时支持PCM highway和标准(8-bit)发送和接收UTOPIA数据使能支持对G.991.2 (G.SHDSL) 双送模式,即G.s有效载荷在他们之间被当作两个没有方向的数据流。下面是双送模式的3种类型,通过表6和表7,被支持带有SHDSL

类型1:同步ISDN+宽带(ATM,宽敞的通道,排列/没排列的数据)

类型2:窄带(POTS+ATM

类型3:窄带(POTS+宽敞的通道

 

5.0 Host Interface

5.0 主接口

主接口提供信号建立、控制,和管理发送对操作。GlobespanVirata DSL芯片很容易设置带有多元化接口,一般无多元化和无多元化Motorola 型主处理器。DSP上的LBA[2:0]针定义主总线模式在上电配置和必须参照下表提供所需的处理器接口,这些针将被用电阻网络设置按照设备原理图。

7 主总线模式设置

 

6.0 Local Bus Memory Interface

6.0 当地总线内存接口

   消费者应当使用GlobespanVirata清单指定的SRAM器件,使用替代品通常会降低产品性能。

为避免这些,在使用替代品之前请通知GlobespanVirata

622 SHDSL SRAM 大小

512 k LB SRAM 支持SHDSL 附件A +附件B设备

 

70 诊断接口

边界扫描和I/Q星形接口被提供为诊断目的。

7.1 Boundary-Scan Interface

7.1 边界扫描接口

  9个针被提供为IEEE1149.1(JTAG)标准编译对边界扫描测试。这些DSP针被用来控制和通信用边界扫描逻辑。表8提供了9JTAG针的列表:

7.2 I/Q 星型接口

I/Q星型接口提供提供显示星型的信号对产品开发和调试期间。这些输出信号,总结如下,是TTL3.3VCMOS匹配。

u       CONST-ISO-相位串行星型数据

u       CONST-QSO-求积分串行星型数据

u       CONST-SOCLK-时钟信号使用对时钟星型数据来自收发器。关于需求提供了一个建议的星型电路。

 

8.0 电源接口

  G24 24端口接收需求:

n         +1.5V数字电源支持DSP内核

n         +3.3V支持DSPAFE-这是一个通用电源

n         ±12V+24V支持建议的线形驱动通过GlobespanVirata参考设计

8.1 电源上电次序

    a、地    电源    复位    信号

    b 其中电源又分为3.3V­-1.5V

8.2电源关电次序

    所有的电源都必须同时关掉,所有的电源拦必须关掉离第一个关掉电源的在200ms以内。

8.3 电源接口指定

    所有处理器接口,消费者时钟和数据,以及联系着DSP内核的诊断接口输入和输出和3.3VCMOSTTL逻辑匹配。

 

9.0 DSP时钟

     网络计时参考,晶体、ADSL-ISDN相位排列(附件C,H,I)和附件C/H/I同步时钟被描述在这部分。

9.1网络计时参考(REF-CLK pin)

ADSLSHDSL服务需要一个被利用的参考时钟通过网络来保证点对点同步,8kHZ计时标志作为一个网络计时参考(NTR)能被使能通过GlobespanVirata API。同样,NTR能被不使能,那儿DSP使用一个本地晶体。NTR能使能或不能使能关于芯片本身。当NTR被使能,它使能所有的受发器在DSP里。当不被使能,它不使能所有的收发器。NTR被提供在CO里作为输入,和CPE将有一个NTR作为输出。

NTR时钟的上升沿被使用。为了确保正确的次序,消费者应当校验8kHZ时钟注入G24 REFCLK.

9.2 晶体输入(OSC-CLK pin

消费者应当确保外部晶体达到34.560000 MHz

9.3 ATU-C 时钟需求附件C,附件H和附件I

  两个时钟应当被反馈给ATU-C为正确的操作在附件C,附件H和附件I里。它们的目标是:

 1、确保琐定的ADSL线形速率到网络,所以ISDNADSL是保持同步的。

 2、提供0.4kHZ相位参考能使能ATU-C开始它的发送在相位里带有TCM-ISDN爆发在线形上。

根据消费者的判断它被留下,这些合适的时钟来自DCS64Khz AMI时钟。

已有 0 位网友发表了看法