首页 > 业内新闻 > 代工制造 > IMEC与Cadence完成首款5纳米测试芯片的成功流片

IMEC与Cadence完成首款5纳米测试芯片的成功流片

52RD.com 2015年10月14日 我爱研发网            参与:2人 我来说两句
  

     

      9T单元库内的布局布线(红色:M2层;其他颜色:色彩剪切层)

    Cadence Innovus设计实现系统实现最优化的功耗、性能和面积

  中国,2015年10月14日——比利时微电子研究中心imec与全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS) 今天共同宣布,使用极紫外光(EUV)及193浸式(193i)光刻技术,两家公司携手完成对5纳米测试芯片的第一次成功流片。为生产该测试芯片,imec与Cadence对设计规则、单元库及布局布线进行了全面优化,并使用Cadence? Innovus? 设计实现系统达成对功耗、性能和面积(PPA)的最优化方案。利用处理器设计、EUV光刻及用于193i光刻的自对准四重图案成型技术(Self-Aligned Quadruple Patterning, SAQP),imec和Cadence成功完成一组流片的设计和测试。流片加工过程中,金属间距由公称32nm减至24nm,将间距排列推向新的极致。

  设计实现系统是下一代物理设计实现解决方案,系统芯片(SoC)开发人员可以在保证最佳功耗、性能和面积(PPA)的前提下缩短上市时间。得益于大规模并行架构带来的突破性优化技术,Innovus设计实现系统可以在功耗、性能和面积(PPA)指标上提升10% 到20%,并实现最高达10倍的全流程提速和容量增益。

  “开发5nm及以下高阶几何排列的过程中,与Cadence的合作发挥了关键作用。”imec制程技术资深副总裁An Steegen表示:“我们共同开发了核心技术,使该测试芯片使用高阶技术节点成功流片成为现实。Cadence的下一代平台使用便捷,为工程团队高效完成高级节点工艺规则的设计奠定了基础。”

  “鉴于双方合作所取得的里程碑式胜利,Cadence与imec将继续致力于推动将金属间距排列技术应用在越来越小的节点上”。Cadence数字与 Signoff事业部资深副总裁Anirudh Devgan博士表示:“imec技术及Cadence的Innovus设计实现系统开创出我们独有的设计流程,为新一代创新型移动与计算机高级节点设计的开发奠定了坚实基础。”

52RD.com  微博关注:http://weibo.com/52rd  微信关注:admin_52RD
已有0位网友发表了看法 我来说两句
读取...
相关报道
评 论
业界快讯 NewsMORE>
新闻导航 Navigation
精彩评论 CommentMORE>
52RD网友:2年之前就有人预测,按照魅族的商业操作模式,魅族的结局是必死无疑! 现在看来所言非虚: 针对国内市场而言: 低端市场已经被小米击…
被指离高端还很远 魅族欲显贵 学华为…
BBnewbie:-----CPU芯片的设计和生产是分开的,现在只有一部分厂商,如 Intel、AMD、三星和华为有自己的芯片产线外,其他很多厂商都是采用代工的形…
苹果的芯事 iPhone 6s为何有两个版本C…
52RD网友:唉,能说点啥呢,荣耀7的5.2寸屏用3000上下容量的电池对我这种一天没几个电话的人偶尔看看新闻都坚持不了一整天,你现在5.5寸的屏,用270…
4199元!华为Mate S玫瑰金全球首发:…
w363045389:人家的这种测试方法肯定是在极端情况下啊,无线通信的测试,测试OTA,也是在暗室情况,屏蔽了外界信号的情况下进行的测试呀,最大化天线…
苹果官方回应A9芯片事件:测试方法误…
52RD网友:大公司毛病,中国要多成长一些小公司,减少管理人员,无效管理。 真正有活力的是小公司,ARM有多少人?靠ARM授权公司,有多少大公司? …
华为被裁员实情:淘汰考评不合格员工
特别推荐 Recommend